¿Cómo se resuelven los desafíos del diseño de la fuente de alimentación con las tecnologías DC-DC: 3 pasos?

2024 Autor: John Day | [email protected]. Última modificación: 2024-01-30 08:42

Analizaré cómo se enfrenta el desafío del diseño de la fuente de alimentación a las tecnologías DC-DC.

Los diseñadores de sistemas de energía se enfrentan a la presión constante del mercado para encontrar formas de aprovechar al máximo la energía disponible. En los dispositivos portátiles, una mayor eficiencia extiende la vida útil de la batería y pone más funcionalidad en paquetes más pequeños. En servidores y estaciones base, las ganancias de eficiencia pueden ahorrar directamente infraestructura (sistemas de enfriamiento) y costos operativos (facturas de electricidad). Para satisfacer las demandas del mercado, los diseñadores de sistemas están mejorando los procesos de conversión de energía en múltiples áreas, incluidas topologías de conmutación más eficientes, innovaciones en paquetes y nuevos dispositivos semiconductores basados en carburo de silicio (SiC) y nitruro de galio (GaN).

Paso 1: mejora de la topología del convertidor de conmutación

Para aprovechar al máximo la energía disponible, las personas adoptan cada vez más diseños basados en tecnología de conmutación en lugar de tecnología lineal. La fuente de alimentación conmutada (SMPS) tiene una potencia efectiva superior al 90%. Esto prolonga la vida útil de la batería de los sistemas portátiles, reduce el costo de la electricidad para equipos grandes y ahorra espacio que antes se usaba para los componentes del disipador de calor.

El cambio a una topología conmutada tiene ciertos inconvenientes y su diseño más complejo requiere que los diseñadores tengan múltiples habilidades. Los ingenieros de diseño deben estar familiarizados con las tecnologías analógicas y digitales, el electromagnetismo y el control de bucle cerrado. Los diseñadores de placas de circuito impreso (PCB) deben prestar más atención a la interferencia electromagnética (EMI) porque las formas de onda de conmutación de alta frecuencia pueden causar problemas en circuitos analógicos y de RF sensibles.

Antes de la invención del transistor, se propuso el concepto básico de conversión de energía en modo conmutado: por ejemplo, el sistema de descarga inductiva tipo Kate inventado en 1910, que utilizaba un vibrador mecánico para implementar un convertidor de refuerzo de retorno para un sistema de encendido de automóvil..

La mayoría de las topologías estándar existen desde hace décadas, pero eso no significa que los ingenieros no ajusten los diseños estándar para adaptarse a nuevas aplicaciones, especialmente los lazos de control. La arquitectura estándar utiliza una frecuencia fija para mantener un voltaje de salida constante realimentando parte del voltaje de salida (control del modo de voltaje) o controlando la corriente inducida (control del modo de corriente) bajo diferentes condiciones de carga. Los diseñadores están mejorando constantemente para superar los defectos del diseño básico.

La figura 1 es un diagrama de bloques de un sistema básico de control de modo de voltaje de bucle cerrado (VMC). La etapa de potencia consta de un interruptor de encendido y un filtro de salida. El bloque de compensación incluye un divisor de voltaje de salida, un amplificador de error, un voltaje de referencia y un componente de compensación de bucle. Un modulador de ancho de pulso (PWM) usa un comparador para comparar la señal de error con una señal de rampa fija para producir una secuencia de pulso de salida que es proporcional a la señal de error.

Aunque las diferentes cargas del sistema VMC tienen reglas de salida estrictas y son fáciles de sincronizar con el reloj externo, la arquitectura estándar tiene algunos inconvenientes. La compensación de bucle reduce el ancho de banda del bucle de control y ralentiza la respuesta transitoria; el amplificador de error aumenta la corriente de funcionamiento y reduce la eficiencia.

El esquema de control de tiempo de activación constante (COT) proporciona un buen rendimiento transitorio sin compensación de bucle. El control COT utiliza un comparador para comparar el voltaje de salida regulado con el voltaje de referencia: cuando el voltaje de salida es menor que el voltaje de referencia, se genera un pulso fijo a tiempo. En ciclos de trabajo bajos, esto hace que la frecuencia de conmutación sea muy alta, por lo que el controlador COT adaptativo genera un tiempo de activación que varía con los voltajes de entrada y salida, lo que mantiene la frecuencia casi constante en estado estable. La topología D-CAP de Texas Instrument es una mejora con respecto al enfoque COT adaptativo: el controlador D-CAP agrega una rampa de voltaje a la entrada del comparador de retroalimentación, lo que mejora el rendimiento de la fluctuación al reducir la banda de ruido en la aplicación. La Figura 2 es una comparación de los sistemas COT y D-CAP.

Figura 2: Comparación de la topología COT estándar (a) y la topología D-CAP (b) (Fuente: Texas Instruments) Hay varias variantes diferentes de la topología D-CAP para diferentes necesidades. Por ejemplo, el controlador PWM de medio puente TPS53632 utiliza la arquitectura D-CAP +, que se utiliza principalmente en aplicaciones de alta corriente y puede impulsar niveles de potencia de hasta 1 MHz en convertidores POL de 48 V a 1 V con eficiencias de hasta el 92%.

A diferencia de D-CAP, el bucle de retroalimentación D-CAP + agrega un componente que es proporcional a la corriente inducida para un control de caída preciso. El amplificador de error aumentado mejora la precisión de la carga de CC en una variedad de condiciones de línea y carga.

El voltaje de salida del controlador lo establece el DAC interno. Este ciclo comienza cuando la realimentación de corriente alcanza el nivel de voltaje de error. Este voltaje de error corresponde a la diferencia de voltaje amplificado entre el voltaje del punto de ajuste del DAC y el voltaje de salida de retroalimentación.

Paso 2: Mejore el rendimiento en condiciones de carga ligera

En el caso de los dispositivos portátiles y ponibles, es necesario mejorar el rendimiento en condiciones de carga ligera para prolongar la vida útil de la batería. Muchas aplicaciones portátiles y portátiles se encuentran en un modo de "suspensión temporal" o "suspensión" de bajo consumo la mayor parte del tiempo, solo se activan en respuesta a la entrada del usuario o mediciones periódicas, por lo que minimiza el consumo de energía en el modo de espera. Es la máxima prioridad.

La topología DCS-ControlTM (Direct Control to Seamless Transition to Energy Saver Mode) combina las ventajas de tres esquemas de control diferentes (es decir, modo de histéresis, modo de voltaje y modo de corriente) para mejorar el rendimiento en condiciones de carga ligera, especialmente en la transición a O cuando dejando el estado de carga ligera. Esta topología admite los modos PWM para cargas medias y pesadas, así como el modo de ahorro de energía (PSM) para cargas ligeras.

Durante la operación PWM, el sistema opera a su frecuencia de conmutación nominal basada en el voltaje de entrada y controla el cambio de frecuencia. Si la corriente de carga disminuye, el convertidor cambia al PSM para mantener una alta eficiencia hasta que se reduce a una carga muy ligera. En PSM, la frecuencia de conmutación disminuye linealmente con la corriente de carga. Ambos modos están controlados por un solo bloque de control, por lo que la transición de PWM a PSM es perfecta y no afecta el voltaje de salida.

La figura 3 es un diagrama de bloques del DCS-ControlTM. El bucle de control toma información sobre el cambio en el voltaje de salida y la envía directamente al comparador rápido. El comparador establece la frecuencia de conmutación (como una constante para las condiciones de funcionamiento de estado estable) y proporciona una respuesta inmediata a los cambios dinámicos de carga. El circuito de retroalimentación de voltaje regula con precisión la carga de CC. La red de regulación compensada internamente permite un funcionamiento rápido y estable con pequeños componentes externos y condensadores de baja ESR.

Figura 3: Implementación de la topología DCS-ControlTM en el convertidor reductor TPS62130 (Fuente: Texas Instruments)

El convertidor de potencia de conmutación síncrona TPS6213xA-Q1 se basa en la topología DCS-ControlTM y está optimizado para aplicaciones POL de alta densidad de potencia. La frecuencia de conmutación típica de 2,5 MHz permite el uso de inductores pequeños y proporciona una respuesta transitoria rápida y una alta precisión de voltaje de salida. El TPS6213 opera desde un rango de voltaje de entrada de 3V a 17V y puede entregar hasta 3A de corriente continua entre 0.9V y 6V de voltaje de salida.